JOSÉ ARTUR QUILICI GONZALEZ

Apresentação

Perguntas Freqüentes

Objetivos e Perfil

Inscrição e Seleção

Estrutura do Curso

Áreas de Concentração

Professores

Disciplinas

Projetos de Pesquisa

Engenharia da Informação

Stricto-sensu e Lato-sensu

Contato

Calendário e Documentos

 

Resultado Seleção 2008

Centro: CMCC

Email: jose.gonzalez@ufabc.edu.br

Doutorado: Engenharia Elétrica pela Escola Politécnica da USP (EPUSP) com o tema “Uma Metodologia de Projetos para Circuitos com Reconfiguração Dinâmica de Hardware Aplicada a Support Vector Machine”, 2006

Mestrado: Engenharia Elétrica pela EPUSP com o tema “Algoritmos de Otimização de Planos de Teste de Unidades Funcionais para Circuitos BIST”, 2001

Graduação: Engenharia Elétrica pela EPUSP, 1996

Áreas de Concentração: Sistemas Inteligentes, Processamento Multimídia

Linhas de Pesquisa: Inteligência Artificial, Processamento de Sinais em Comunicações

Interesses: Sistemas Digitais, Prototipagem de Circuitos Integrados em FPGA, Support Vector Machine

Principais Publicações:

- WANG, Jiang Chau; CARDOSO, Paulo Sergio; QUILICI-GONZALEZ, José Artur; STRUM, Marius; PIRES, Ricardo. Datapath BIST Insertion Using Pre-Characterized Area and Testability Data. Journal of Electronic Testing: Theory and Applications, Estados Unidos, v. 20, n. 4, p. 333-344, 2004

- QUILICI-GONZALEZ, José Artur; WANG, Jiang Chau. Circuit Partitioning and HDL Restructuring for Behavioral Simulation of Dynamically Reconfigurable Circuit Partitions: a Case Study. In: 2nd International Conference On Electronic Design, 2006, Vera Cruz (México). Proceedings Of The 2nd International Conference On Electronic Design. México : Anais do Congresso, 2006. v. 1. p. 1-6.

- CHAU, Wang Jiang; QUILICI-GONZALEZ, José Artur; STRUM, Marius; PIRES, Ricardo. Comparing BIST Plan Optimization for Functional Units with Single and Independent Input Test Registers. In: VIII Workshop IBERCHIP, 2002, Guadalajara. Anais do VIII Workshop IBERCHIP, 2002.

- PIRES, Ricardo; CHAU, Wang Jiang; QUILICI-GONZALEZ, José Artur; STRUM, Marius. Bist Plan Optimization and Independent Input Test Register Insertion for Datapath Functional Units. In: 3rd IEEE Latin-American Test Workshop, 2002, Montevideo. LATW2002 - Digest of Papers, 2002.

- QUILICI-GONZALEZ, José Artur; AMAZONAS, José Roberto de A; STRUM, Marius; CHAU, Wang Jiang. Self Test Built-in Plan for Data-Path Functional Units. In: 1st IEEE Latin-American Test Workshop, 2000, Rio de Janeiro - RJ. Digest of Papers, 2000. p. 9-14.

CV Lattes: http://lattes.cnpq.br/0876784307984755

 

INSCRIÇÕES ABERTAS